You are viewing a single comment's thread from:RE: CPCI外围槽适配器设计思路View the full contextlucienyong (62)in WhereIN • 3 years ago 关于D列,D4 INTP悬空,D21 M66EN悬空。D2 TDO与E2 TDI连在一起。D6为PCLK输入,即PCI时钟输入。D15,BD_SEL#引脚接地。 [WhereIn Android] (http://www.wherein.io)
这个PCLK一般作为桥接芯片的时钟输入,比如PCI9054。
[WhereIn Android] (http://www.wherein.io)