1:n의 경우는 순차적으로 데이터를 전송하고 데이터 요청도 순차적으로 하기 때문에 post 실험에서는 충돌이 발생하지 않네요.
참고로 n:m 의 경우는 마스터 아두이노를 경유하지 않고 슬레이브 간에도 통신을 하게 되면은 충돌이 발생하게 되네요. 같은 시간대에 데이터를 요청과 전송이 발생할 때에는 문제가 생기더군요.
그래서 이 post 말고 다음 post에서는 딜레이 시간대를 다르게 해서 일종의 시분할 스케줄링을 혹시 아시죠. 시분할 스케줄링으로 직접 짜면 좋은데 그건 좀 단시간에 힘들고요 느낌만 좀 유사하게 시간대를 다르게 해서 충돌을 회피했네요. 그런데 마스터 아두이노를 경유하면 마스터 아두이노에서 순차적으로 처리하면 충돌은 발생하지 않네요.
이부분은 운영체제에서 배운 CPU 스케줄링을 기법을 이용해서 코딩해야하는 숙제가 남네요.
오호. 저도 단순하게 생각해보니깐 여러개 보내면 충돌 날텐데 어떻게 하는거지? 하는 생각이 들었는데. 1군데서 보내면 당연히 시분할로 보낼 수 있게 되는군요. n:m일 때가 문제군요. ㅇ_ㅇ 음... 그 부분은 저도 좀 더 공부해보고 싶네요. 덕분에 아주 재밌는 걸 배웠습니다. ㅎㅎㅎㅎ
앞에 1은 마스터 아두이노고요 뒤에 N은 슬레이브 아두이노로 다수의 아두이노나 I2C 통신을 하는 LCD 같은 다양한 부품들을 지칭 하지요.
서로 통신하는 형태를 말한다고 생각하시면 될 듯 싶네요.
즉, 마스터가 다수의 슬레이브와의 통신으로 이해하시면 될 듯 싶네요.
대충 위그림과 같은 느낌이라고 이해하시면 될 듯 싶네요.
예. 이거는 이해가 가는데요. 예를 들면 충돌이라든가 그런 거는 문제가 없는지 궁금합니다.
1:n의 경우는 순차적으로 데이터를 전송하고 데이터 요청도 순차적으로 하기 때문에 post 실험에서는 충돌이 발생하지 않네요.
참고로 n:m 의 경우는 마스터 아두이노를 경유하지 않고 슬레이브 간에도 통신을 하게 되면은 충돌이 발생하게 되네요. 같은 시간대에 데이터를 요청과 전송이 발생할 때에는 문제가 생기더군요.
그래서 이 post 말고 다음 post에서는 딜레이 시간대를 다르게 해서 일종의 시분할 스케줄링을 혹시 아시죠. 시분할 스케줄링으로 직접 짜면 좋은데 그건 좀 단시간에 힘들고요 느낌만 좀 유사하게 시간대를 다르게 해서 충돌을 회피했네요. 그런데 마스터 아두이노를 경유하면 마스터 아두이노에서 순차적으로 처리하면 충돌은 발생하지 않네요.
이부분은 운영체제에서 배운 CPU 스케줄링을 기법을 이용해서 코딩해야하는 숙제가 남네요.
오호. 저도 단순하게 생각해보니깐 여러개 보내면 충돌 날텐데 어떻게 하는거지? 하는 생각이 들었는데. 1군데서 보내면 당연히 시분할로 보낼 수 있게 되는군요. n:m일 때가 문제군요. ㅇ_ㅇ 음... 그 부분은 저도 좀 더 공부해보고 싶네요. 덕분에 아주 재밌는 걸 배웠습니다. ㅎㅎㅎㅎ